|
Année académique : 2023-2024 |
||||||||||
| Intitulé U.E. : Systèmes embarqués sur FPGA 1 | Code U.E. : EL313 | ||||||||||
| Pondération : 40 pts | Cycle : 1 | Obligatoire : oui | Bloc : Bloc 3 | Langue d'enseignement : Français | |||||||
|
Activités d'apprentissage composant l'UE :
|
|||||||||||
|
Coordonnées du responsable de l'UE : Martin Gilles (Gilles.MARTIN@hel.be) |
Coordonnées des intervenants de l'UE : Martin Gilles (Gilles.MARTIN@hel.be), |
||||||||||
|
Prérequis : |
Corequis : |
||||||||||
| Compétences visées |
Collaborer à la conception d'équipements électroniques.- Concevoir des dispositifs d'acquisition de données et optimiser leurs performances.- Maîtriser (installer, paramétrer, utiliser, …) des logiciels spécifiques d'assistance, de simulation, de supervision, de conception (CAO), de maintenance, … Collaborer à la conception, à l’amélioration et au développement de projets techniques.- Elaborer une méthodologie de travail.- Proposer des solutions qui tiennent compte des contraintes. Communiquer et informer.- Utiliser le vocabulaire adéquat.Maîtriser la structure, la mise en œuvre, le contrôle et la maintenance d'équipements électroniques.- Développer un système ou partie de système d'automates programmables industriels, de systèmes embarqués, …de microcontrôleur.S’engager dans une démarche de développement professionnel.- S’informer et s’inscrire dans une démarche de formation permanente. |
| Description du contenu des activités d'apprentissage (AA) : |
1 : Systèmes embarqués sur FPGA 1Etude et mise en place d'un système embarqué sur un System-On-Chip (FPGA + processeur ARM Cortex A9). Approche et méthodologie de conception de l'architecture matérielle (FPGA) via les IPs (couche d'abstraction matérielle). Création d'IP en language VHDL. Introduction au développement logiciel de l'ARM. Etude de la gestion des GPIOs, convertisseurs A/D, timer, interruptions, mémoire ... |
| Description des méthodes d'enseignement : |
1 : Systèmes embarqués sur FPGA 1Présentation magistrale des notions abordées avant une mise en pratique. Mise en pratique graduelle au moyen d'exercices ("tutoriels") avec des problèmes de dépassement favorisant la recherche et la réflexion de l'étudiant dans le but de développer une autonomie d'apprentissage dans le milieu professionnel. Le développement se fait sur la carte Zybo de Digilent via la suite Vivado de Xilinx. Le cours promeut le travail en équipe dans cette recherche et reflexion. |
| Modalités et critères d'évaluation : |
1 : Systèmes embarqués sur FPGA 1Une évaluation orale en fin de cours est prévue. Elle est basée sur l'ensemble des travaux effectués en cours et permettra de s'assurer de la compréhension des notions vues. La seconde session est identique à la première session. |
| Pondération A.A. : |
1 : Systèmes embarqués sur FPGA 1Examen oral : 40 points |
| Dispositions spéciales COVID-19 : |
1 : Systèmes embarqués sur FPGA 1 |
| Dispositions spéciales COVID-19 (session août/septembre 2020) : |
1 : Systèmes embarqués sur FPGA 1 |
| Sources, références et supports éventuels : |
1 : Systèmes embarqués sur FPGA 1Les notes de cours sont disponibles via le Teams de la HEL. Le logiciel de développement est distribué en classe. |
| Autres informations (AA) : |
1 : Systèmes embarqués sur FPGA 1Des PCs équipés du logiciel de développement et les cartes de développement sont disponibles en classe. |
| Pondération U.E. : |
|
Examen oral : 40 points |